PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-290413

(43) Date of publication of application: 28.11.1988

(51)Int.Cl.

HO3M 1/66 G06F 15/31 G06F 15/66

G06J 1/00

(21)Application number: 62-126208

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

22.05.1987


(72)Inventor: AONO KUNITOSHI

(54) DIGITAL SIGNAL PROCESSING CIRCUIT

(57)Abstract:

PURPOSE: To reduce the circuit scale and the arithmetic speed by using a bit signal of a prescribed multiple factor so as to switch an output current of a prescribed current mirror circuit respectively and obtaining its total sum.

CONSTITUTION: Let an output current of a D/A converter 10 be A(Xi), output currents of current mirror circuits 11, 12, 13, 14 are respectively A(Xi), 2A(Xi), 4A(Xi) and 8A(Xi). Transistor(TR) pairs 36 and 37, 38 and 39, 40 and 41, and 42 and 43 constitute switching 15, 16, 17, 18 respectively to switch the output current of the circuits 11, 12, 13, 14. The circuits 15, 16, 17, 18 are switched by using digital signals Y0, Y1, Y2 and Y3 at a reference voltage VB respectively and the final analog output current P is expressed in an equation. That is, the digital signal Xi is converted into the analog signal A(Xi) and a signal being the amplification of Yi time is outputted.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

JP63-290413A

In Fig. 1, a D/A converter 10 converts a digital signal Xi into an analog current. Two transistors 20 and 21 form a first current mirror circuit 11 which uses the D/A converter as a current source. Likewise, two transistors 22 and 23 form a second current mirror circuit 12 weighed doubly, four transistors 24 to 27 form a third current mirror circuit 13 weighed four times, and eight transistors 28 to 35 form a fourth current mirror circuit 14 weighed eight times.

That is, it is assumed that $\Delta(\mathrm{Xi})$ represents an output current from the D/A converter. Then, $\Delta(\mathrm{Xi})$ also represents an output current from the current mirror circuit 11, $2 \cdot \Delta(\mathrm{Xi})$ represents an output current from the current mirror circuit 12, $4 \cdot \Delta(\mathrm{Xi})$ represents an output current from the current mirror circuit 13, and $8 \cdot \Delta(\mathrm{Xi})$ represents an output current from the current mirror circuit 14.

Next, a pair of transistors 36 and 37 form a switching circuit 15, a pair of transistors 38 and 39 form a switching circuit 16, a pair of transistors 40 and 41 form a switching circuit 17, and a pair of transistors 42 and 43 form a switching circuit 18. The switching circuits 15, 16, 17 and 18 perform switching on the output currents from the current mirror circuits 11, 12, 13 and 14, respectively. These switching circuits are connected to one another at respective output ends where current addition is carried

out.

⑩ 公 開 特 許 公 報 (A) 昭63-290413

@Int_Cl_4

識別記号

庁内整理番号

④公開 昭和63年(1988)11月28日

H 03 M 1/66 G 06 F 15/31 15/66 G 06 J 1/00 A - 6832-5 J D - 7056-5B 8419-5B

F-6711-5B

審査請求 未請求 発明の数 1 (全4頁)

②発明の名称

ディジタル信号処理回路

②特 願 昭62-126208

②出 願 昭62(1987)5月22日

切発 明 者 青 野

邦 年

大阪府門真市大字門真1006番地 松下電器產業株式会社内

切出 願 人 松下電

松下電器産業株式会社

大阪府門真市大字門真1006番地

②代 理 人 弁理士 中尾 敏男

外1名

明細 書

1、発明の名称

ディジタル信号処理回路

2、特許請求の範囲

ディジタル信号処理回路の出力段にかい信号処理回路の出力段によりない信号と第2のディジタル信号をアナログ信号で出力の発育を関係し、 1 の乗算結果をアナログ信号では、 1 のでは、 2 のが、 2 のが、 2 のが、 3 では、 3 では、 3 では、 4 では、 5 では

3、発明の詳細な説明

産業上の利用分野

本発明は、ディジタル信号処理回路で関するものであり、特にディジタル信号処理回路の出力部の乗算器とディジタル・アナログ変換器(以下

D/A変換器と記す)に関するものである。

従来の技術

近年のディジタル集積回路の発展により、音声や映像信号などのアナログ信号をディジタル信号 に変換して処理するディジタル信号処理の技術が 急速に進歩し、広範囲に応用される様になった。

第2図は一般のディジタル信号処理回路の全体 構成図であり、アナログ入力信号1をアナログ・ ディジタル変換器(以下 ▲ / D変換器と記す)2 によりディジタル信号に変換する。このディジタ ル信号が信号処理回路3で加算や乗算等の代数的 演算処理をうけ、その後 D / ▲ 変換器 4 によりア ナログ出力信号5を得るものである。

との様なディジタル信号処理回路において、信号処理回路3では所望の代数的演算を行なうが、その最終段においては、出力信号量の変換すなわら適当な増幅を行なったのちに D / ▲ 変換する場合が多い。との増幅処理は、通常ディジタル乗算器によって行なわれる。

第3図に従来のディジタル信号処理回路の一般

的な出力部の構成を示す。乗算器のに、ディジタル信号 Xi、Yjが入力され、 Xiの信号が Yj 倍されてディジタル出力が得られる。このディジタル出力を D / ▲変換器 4 により変換して最終のアナログ出力信号 5 が得られるものである。

発明が解決しようとする問題点

この様な従来の回路において、信号量の任意の 増幅には、ディッタル信号処理において簡便的に 良く用いられるシフト演算では対応できない為、 ディッタル乗算器が不可欠となっている。しかし ながら、ディッタル乗算器の回路規模は大きく、 その演算速度も高速化が望まれている。特に信号 のピット長が長い場合には、その問題が顕著に表 われるようになる。

本発明はかかる点に鑑みてなされたもので、簡 易な構成で、高速にディジタル信号の増幅そして アナログ変換を実現する出力段を有するディジタ ル信号処理回路を提供することを目的としている。

本発明は上記問題点を解決するため、被乗数と

問題点を解決するための手段

としている。

第1 図において、1 Oは D/A 変換器であり、ディジタル信号 Xi を アナログ電流に変換するものである。またトランジスタ 2 O 、2 1 は、D/A 変換器を電流源とする第1 のカレントミラー回路 1 を構成している。同様に、2 個のトランジスタ 2 4 ~ 2 7 により 4 倍に重み付けされた 3 のカレントミラー回路 1 3 が構成され、 4 個のトランジスタ 2 4 ~ 2 7 により 4 倍に重み付けた 第3 のカレントミラー回路 1 3 が構成され、 8 個のトランジスタ 2 8 ~ 3 5 により 8 倍に重みけれた 第4 のカレントミラー回路 1 4 が構成されている。

すなわち、D/A 変換器の出力電流をA(Xi) とすると、カレントミラー回路 1 1 の出力電流は A(Xi),カレントミラー回路 1 2 の出力電流は 2・A(Xi),カレントミラー回路 1 3 の出力電流 は4・A(Xi),カレントミラー回路 1 4 の出力電流 は4・A(Xi)が得られる。

次化、トランジスタ対、38と37、38と39、

なるディンタル信号 Xi をアナログ電流に変換し、このアナログ電流を電流源とし、2のべき乗の重み付けをしたカレントミラー回路群を設け、各カレントミラー回路の出力電流を乗数 Yj の各ピット信号によりそれぞれスイッチング し、その総和を求める事により、ディンタル信号 Xi が Yi だけ増幅され同時にアナログ信号に変換された出力を得るものである。

作用

本発明は上記した構成により、乗算器とD/A 変換器を一体化する事が可能となり、回路規模が 大幅に縮少でき、また演算速度が飛躍的に向上される。

実施例

第1図は本発明のディジタル信号処理回路の一 実施例を示す回路図である。ここでは説明を容易 ・にする為、ディジタル信号 Xi、Ijをそれぞれ 4 ビットとして図示しており、Xi、Ijは

> $Xi = X_5 \cdot 2^5 + X_2 \cdot 2^2 + X_1 \cdot 2 + X_0$ $Yj = Y_5 \cdot 2^5 + Y_2 \cdot 2^2 + Y_1 \cdot 2 + Y_0$

4 O と 4 1 , 4 2 と 4 3 は それぞれスイッチング 回路 1 5 , 1 6 , 1 7 , 1 8 を構成して かり、前 記カレントミラー回路 1 1 , 1 2 , 1 3 , 1 4 の 出力電流を それぞれスイッチングする。またスイッチング回路の各出力端は 互いに 結線され、電流 加質が行なわれる。

ここで、スイッチング回路は基準電圧 V_B ど、前記ディジタル信号 Vj の各ピット信号との電圧 比較によりスイッチングされるものであり、スイッチング回路 1 5 は V₀、スイッチング回路 16 は V₁、スイッチング回路 17 は V₂、スイッチング回路 18 は V₃により制御する事により最終アナログ出力電流 P は

P = 8 · A (Xi) · Y 5 + 4 · A (Xi) · Y 2

+ 2 - A (Xi) - Y1 + A (Xi) - Y0

として求まる。すなわちディジタル信号 X1 がア ナログ信号 A(Xi) に変換され、それが Yj 倍増 幅された信号が出力されるものである。

発明の効果

以上述べてきた様に、本発明によれば、きわめ

て簡単な構成で、ディンタル信号の増幅およびア ナログ変換が同時におこなえ、かつ非常に高速に 処理が可能である為実用的にきわめて有用である。

4、図面の簡単な説明


第1図は本発明の一実施例におけるディジタル信号処理回路を示す回路図、第2図は一般のディジタル信号処理回路の全体構成図、第3図は従来のディジタル信号処理回路の出力部一例の構成図を示す。

1 O ····· D / A 変換器、1 1 ~ 1 4 ····· カレントミラー回路、1 5~ 1 8 ······ スイッチング回路、2 O~ 4 3 ·····・トランジスタ。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名

11~14 ー カレントミラー国路 15~18 ー スイッチング回路


第 1 図



特開昭63-290413 (4)

1 - アナログ入力信号 5 … アナログ出力信号

第 2 図



第 3 図

